PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-126872

(43) Date of publication of application: 21.05.1993

(51)Int.CI.

G01R 21/00 G06F 15/20

(21)Application number: 03-288128

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

01.11.1991


(72)Inventor: YOSHIKAWA HIDEAKI

(54) DEVICE FOR PREDICTING POWER CONSUMPTION

(57)Abstract:

PURPOSE: To predict accurately and rapidly the power consumption by a highly integrated semiconductor device, to make optimum the power supply wiring design and the arrangement design of logical gates, and to obtain the high- density, high-speed and highly reliable semiconductor device.

CONSTITUTION: This device consists of a counting part 12 for counting the frequency of state change of a node in a logical simulator 1 for simulating a logical circuit digitally, an extracting part 14 for extracting the load capacity concerned in the node, and a predicting part 17 for predicting the power consumption by using the classified parameter of the gates registered on a library 16 for every logical gate constituting the logical circuit.



LEGAL STATUS

[Date of request for examination]

23.03.1998

[Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than withdrawal

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

30.05.2001

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許广(JP) (12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平5-126872

(43)公開日 平成5年(1993)5月21日

(51)Int.Cl.⁵

識別記号

庁内整理番号

G01R 21/00 G 0 6 F 15/20 Z 8606-2G

D 7218-5L

技術表示箇所

審査請求 未請求 請求項の数4(全 13 頁)

(21)出願番号

特顧平3-288128

(22)出顧日

平成3年(1991)11月1日

(71)出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 吉川 英章

長野県諏訪市大和3丁目3番5号 セイコ

ーエブソン株式会社内


(74)代理人 弁理士 山田 稔

(54)【発明の名称】 消費電力予測装置

(57)【 要約】

【 目的】 高集積度の半導体装置における消費電力を精 度良く、短時間に予測し、電源配線設計、論理ゲートの 配置設計の最適化を図り、高密度、高速で、信頼性の高 い半導体装置を実現する。

【 構成】 論理回路をディジタル的にシミュレーション する論理シミュレータ1におけるノードの状態変化頻度 をカウント するカウント 部12、ノード に係る負荷容量 を抽出する抽出部14、論理回路を構成する論理ゲート 毎に、ライブラリ16に登録されたゲートの種類別のパ ラメータを用いて消費電力を予測する予測部17を用い て装置を構成する。



【 特許請求の範囲】

【請求項1】 複数の論理ゲートおよびマクロセルを含む論理回路を有する半導体装置の消費電力を予測する消費電力予測装置であって、この半導体装置の論理シミュレータに印加された入力パターンにより前記論理回路の各接続点が変化した状態を記憶する接続点情報記憶手段と、前記論理シミュレータ内の前記論理回路の構成に基づき前記接続点に等価的に接続している各種容量の総和を求める負荷容量抽出手段と、前記接続点の状態が変化する状態変化頻度および前記負荷容量に基づき前記消費電力を予測する電力予測手段とを有することを特徴とする消費電力予測装置。

【 請求項2 】 請求項1 において、前記電力予測手段 は、前記状態変化頻度を前記接続点の平均動作周波数に 変換する動作周波数導出手段を備えていることを特徴と する消費電力予測装置。

【請求項3】 請求項1または2において、前記接続点は前記論理ゲートを接続するノードであり、前記電力予測手段は、前記論理回路を構成する各種論理ゲート毎のパラメータが蓄積されたパラメータ蓄積手段と、該論理回路を構成する各論理ゲートに対応し選択された前記パラメータに基づきその論理ゲートに属する前記ノードの前記状態変化頻度および前記負荷容量から論理ゲート毎に前記消費電力を予測する論理ゲート単位予測手段とを備えていることを特徴とする消費電力予測装置。

【請求項4】 請求項3 において、前記論理ゲート 単位 予測手段において算出された前記論理ゲート 毎の前記消 費電力を該論理ゲート 毎に出力することができる消費電 力出力手段を有していることを特徴とする消費電力予測 装置。

【発明の詳細な説明】

[0001]

【 産業上の利用分野】本発明は、半導体装置の故障シミュレーションなどに用いられる論理シミュレータを用いた半導体装置、特に、半導体集積回路装置の消費電力算出装置に関するものである。

[0002]

【 従来の技術】従来、半導体集積回路装置の消費電力は、その半導体装置の用いられている装置の消費電力に占める割合は小さなものであり、正確な値は必要とされ 40 ていなかった。また、半導体集積回路装置自体においても、回路を構成する各素子の消費する電力は小さなものであり、回路設計において考慮される必要は少なかった。

【 0003】従って、新たな半導体装置の消費電力は、 人手により概算可能な範囲の精度で充分であった。この ため、消費電力は、従前に製造された類似の半導体装置 の消費電力から類推したり、または、回路を構成する論 理ゲートの数量、種別を基にそのゲートの見込まれる活 性化率、見込まれる動作頻度など推定して算出してい

[0004]

【発明が解決しようとする課題】近年、プロセス技術の進歩に伴い半導体装置の集積化が進み、大規模化、高速化が図られている。このため、半導体装置の消費電力が増加してきている。また、これらの半導体装置が用いられる装置自体も高機能、小型化が進んでおり、半導体装置の消費電力の占める割合も増加してきている。例えばCMOSの半導体集積回路は動作していない時には殆ど電流が流れず、低消費電力であると一般に言われるが、動作時にはかなり大きな電力を消費する。さらに、集積度の高い半導体装置において、電源供給配線の占める割合も増加してきており、最適化設計のためには、半導体装置の各部において消費される電力を予測することが重要となってきている。

【0005】このように、半導体装置の消費電力を精度 良く予測することが要求されているが、上述した従来の 算出方法では、精度の良い消費電力を算出するために は、半導体回路中の各ゲート、フリップフロップなどの 回路要素の活性化率、動作頻度などを正確に把握しなけ ればならない。しかしながら、回路要素の多い半導体集 積回路において、これらの値を正確に把握することは困 難である。 回路内部の接続点の電流・電圧を求める 回路 シミュレータ(例えばSPICEなど)を用いて消費電 力を予測することも可能であるが、回路の解析に要する 時間が膨大であり、現状のコンピュータの性能では現実 的でない。もちろん、試作された装置を用いて消費電力 を計測することも可能であるが、時間と経費が多大であ る。さらに、この計測方法では、半導体装置上の消費電 力の分布を計測することは困難であり、消費電力の分布 に基づく配置設計を行うことができない。

【 0006 】また、半導体装置の各電源配線に流れる電流を求め、エレクトロマイグレーションによる配線寿命を各配線毎に求めたり、各電源配線の電流密度から最適な配線幅を求め、レイアウトを変更することも不可能であった。

【 0007】さらに、消費電力によるチップ温度の上昇も問題となってきつつあり、チップ温度の上昇によって 半導体装置の信頼性の低下や、伝達遅延時間の変動が起 こるため、消費電力が精度良く求められないと伝達遅延 時間や信頼性なども正確に見積もることはできない。

【 0008】そこで本発明においては、上記の問題点に鑑みて、半導体装置、特にC MOS などのMI SFET を回路の構成要素として含む半導体装置の消費電力を精度良く、短時間に算出することができる装置の実現を目的としている。

[0009]

【 課題を解決するための手段】上記の問題を解決するために、本発明においては、半導体装置上に構成された論理回路の各接続点の状態をディジタル量として取り扱う

た。

論理シミュレータに着目し、その接続点の状態変化に基づき消費電力を予測するようにしている。すなわち、本発明に係る複数の論理ゲートおよびマクロセルを含む論理回路を有する半導体装置の消費電力を予測する消費電力予測装置においては、この半導体装置の論理シミュレータに印加された入力パターンにより論理回路の各接続点が変化した状態を記憶する接続点情報記憶手段と、論理シミュレータ内の論理回路の構成に基づき各接続点に等価的に接続されている各種容量の総和を求める負荷容量抽出手段と、各接続点の状態が変化する状態変化頻度 および負荷容量に基づき消費電力を予測する電力予測手段とを有することを特徴としている。そして、この電力予測手段としては、状態変化頻度を接続点の平均動作周波数に変換する動作周波数導出手段を備えていることが望ましい。

【0010】また、電力予測手段は、半導体装置を構成 する各種論理ゲートおよび各種マクロセル毎の電力予測 用パラメータが蓄積されたパラメータ蓄積手段から電力 予測に必要なパラメータを取り出して電力予測を行う。 この電力予測は、各論理ゲート及びマクロセルの入出力 20 端子が接続されている各接続点の状態変化頻度、負荷容 量および上記パラメータから各論理ゲートおよびマクロ セル毎に求められ出力できる論理ゲート単位予測手段を 備えていることが望ましい。また、これらの各論理ゲー トおよびマクロセル毎の消費電力予測を合成し、装置全 体の消費電力を求める手段を有することが望ましい。さ らに、求められた消費電力の結果と、半導体装置の配置 データ、レイアウト データから 各電源配線に流れる電流 を求める電流予測手段、この予測に基づき配線寿命を計 算する寿命予測手段、流れる電流から必要な配線幅を計 30 算し、電源配線の幅を最適に変更・配置等する配線設計 手段、チップの温度情報を正確に見積しる温度予測手段 などを有することが望ましい。

[0011]

【作用】半導体装置上の論理ゲート、例えばANDゲートなどの消費電力は、定常的に消費される消費電力と、その論理ゲートの動作に伴って消費される電力の和として与えられ、この論理ゲートの動作に伴って消費される電力は論理ゲート内部で消費される電力と、その出力端子に等価的に接続している各種負荷容量を充放電するた40めに消費される電力からなる。

【 0012】従って、各論理ゲートの消費電力を求めるためには、定常的に消費される電力と、動作頻度に応じた電力が求められれば良い。特にCMOSの半導体装置においては定常的に消費される電力は殆ど無視できるのでより簡単になる。

【 0013】また、複数の論理ゲートが集まったマクロセルにおいても、基本的に同じ考えに基づいて消費電力を求めることができる。

【0014】従って、論理回路の消費電力を求めるに

は、その論理回路を構成する各論理ゲートおよびマクロセルの動作頻度を求めるために論理シミュレータにおける各接続点の状態変化情報を使用する。各接続点の状態変化より各接続点、すなわち各論理ゲート及びマクロセルの入出力端子の状態変化頻度が分かり消費電力を求め

ることができる。

【 0 0 1 5 】 本発明においては、各入力パターンにより変化する各接続点の状態が接続点情報記憶手段を用いて、論理シミュレータから抽出され、各接続点の変化頻度がカウントされる。一方、各接続点に寄生する容量は、論理シミュレータおけるシミュレーションのために構成されている論理回路の遅延情報などから負荷容量抽出手段により抽出される。従って、消費電力予測手段において、接続点情報記憶手段に記憶された各接続点の状態の変化の頻度、すなわち、各接続点の状態変化頻度からその接続点に付随した負荷容量の充放電の頻度が分かり、これに基づき各論理ゲートおよびマクロセルの消費電力が予測され、各論理ゲート毎の消費電力より半導体装置全体の消費電力が予測される。

【 0 0 1 6 】 半導体装置の消費電力を予測する際に、状態変化頻度を周波数に変換することにより、消費電力が予測される。そして、この単位時間として比較的長い時間を採用することにより、平均化された消費電力が求められる。また、比較的短い時間を採用することにより、ダイナミックな消費電力が求められる。例えば、1000の入力パターンの内、連続した50の入力パターンの間で消費電力を求めると、ダイナミックな消費電力が予想され、一方、1000の入力パターンの区間全体で消費電力を求めると平均的な消費電力が予想される。

【0017】一般的に、論理シミュレータは論理のみが合うように作られているので、SPICEなどの回路シミュレータとことなり、実際の半導体装置の回路構成、すなわち各トランジスタレベルの接続を正確に表していないことが多い。例えば、論理シミュレータにおけるANDゲートは、ANDゲートだけで表現することもできる。また、複数の論理ゲートからなるフリップフロップやマクロセルも論理シミュレータにおいては、実際の論理ゲートの接続通りに表現される場合もあるが、一般的には処理の高速化のために、専用のモデルが用意され、実際の回路とは大きくことなる論理接続で表されたシミュレーションが行われることが多い。

【 0018】従って、消費電力を精度良く短時間で、高速に求めるためには、論理シミュレータにおける全ての接続点の情報を抽出する必要はなく、各論理ゲート及びマクロセルの入出力端子の接続情報を求め、各論理ゲート及びマクロセルの別途予測し、設定された内部での消費電力値を使用すれば良い。勿論、マクロセル内部の各論理ゲートの接続情報が抽出可能であり、その結果からマクロセル内部の各論理ゲート毎の消費電力が予測でき

るであればその様にしても良い。そして、パタメータ蓄積手段に蓄積された各種論理ゲート毎の消費電力の予想に係るパラメータから、各論理ゲートに対応したパラメータを選択することにより、その論理ゲートに属するノードの状態から論理ゲートにおいて消費される論理ゲート毎の電力が予想される。そして、この論理ゲート毎の電力と各ノードの状態変化頻度、負荷容量から半導体装置の消費電力が精度良く短時間に予想される。また、論理ゲート消費電力出力手段を用いることにより、各論理ゲート毎の消費電力が検証でき、各論理ゲートの消費電力が検証でき、各論理ゲートの消費電力に適した電力供給配線の選択、配置設計における温度上昇の均一化を図ることが可能となる。

[0019]

【 実施例】以下に図面を参照して本発明の実施例を説明する。

【 0020】図1に、本発明に係る消費電力予測装置の構成の一例を示してある。本消費電力予測装置10は、 論理シミュレータ1における種々のデータを用いるため、論理シミュレータ1の下流に位置している。この論理シミュレータ1は、シミュレートする論理回路の情報 20の入力された容量情報ファイル2、接続情報ファイル3に基づき稼働するシミュレータである。そして、その論理回路に入力される入力パターン4から、回路の接続点(ノード)の状態の変化をディジタル的に論理演算するものである。

【0021】本例の装置10は、論理シミュレータ1に おける各ノードの状態が出力されたノード 状態ファイル 11、このノード状態ファイル11に基づき各ノードの 状態が変化した回数をカウント する変化頻度カウント 部 12、その変化した回数が出力される変化頻度出力ファ 30 イル13を備えている。また、論理シミュレーションで 遅延時間を計算するために必要な各論理ゲート、マクロ セルの入出力端子容量、配線容量、外部端子に接続され る外部端子容量などが蓄積されている容量情報ファイル 2、および論理接続情報の入力された接続情報ファイル 3から各ノードの負荷容量を抽出する負荷容量抽出部1 4、抽出される負荷容量の記憶される負荷容量ファイル 15を備えている。さらに、変化回数出力ファイル1 3、負荷容量ファイル15のデータから、各種ゲートの 情報が登録されているゲート情報ライブラリ16を参照 40 して各論理ゲート毎に消費電力を予測する消費電力予想 部17を備えている。そして、この消費電力予想部17 おいて予想される消費電力値は、各論理ゲート毎の消費 電力値18として、また、論理回路全体の消費電力値1 9として出力される。

【 0022】本装置10の特徴は、各ノードの状態が変化する頻度に着目して消費電力を予想している点である。さらに、本装置10においては、回路を構成する各論理ゲートに着目して、その論理ゲート毎に消費電力を予想している点も特徴である。

Ć

【0023】先ず、ノードの状態の変化と、消費電力と の関係について説明する。図2に、相補型のMOS(C MOS) によるインバータ回路20を示してある。この インバータ回路20は、PチャンネルMOS21、Nチ ャンネルMOS22からなるCMOSにより構成されて おり、入力端子23にパルス信号が入った時に、出力端 子24 に接続された負荷容量25 を充放電するための電 流が流れる。このように、インバータ回路20の消費電 力は、出力端子24の状態が変化する時に流れる。そし て、その電流値は、出力端子24の負荷容量25に比例 する。この負荷容量25は、出力端子24に繋がる配線 の容量、外部端子の容量、また、別の論理ゲートの入力 となっている場合は、その論理ゲートを構成しているC MOSのゲート電極の容量などが含まれる。そして、単 位時間当たりの消費電力、すなわち、消費電力を求める には、単位時間当たりに出力端子24の状態変化の回数 (動作周波数) および負荷容量が分かれば良い。

【 0 0 2 4 】 一般に、負荷容量の大半は、その出力端子に接続された配線の容量、それ自身の出力のドレイン容量、その配線の接続された次段のゲート容量および外部端子の容量であるのでこれらの容量、および各論理ゲートの出力端子の動作周波数を用いて論理回路の消費電力は精度良く予想することができる。フリップフロップなどにおいても、単純な論理ゲートの組合せとして表現することが可能であるので、その単純な論理ゲートの出力端子の動作周波数を求めることにより、消費電力を予想することが可能である。

【 0 0 2 5 】 論理シミュレータは、半導体装置に構成された論理回路において、その論理回路が設計者が所望する動作をするかどうかを確認するために用いられたり、伝播遅延を求めたりするために用いられる。そして、この論理シミュレータは、回路をアナログ的に解析する回路シミュレータと異なり、論理回路上の情報の伝播をディジタル的に取り扱うことができ、大規模な論理回路であっても早い速度でシミュレーションを行うことが可能である。そして、回路を構成している論理ゲートの接続点(ノード)の状態もディジタル的に追跡することができるので、このノードの情報を抽出することにより論理ゲートの出力端子の動作周波数を求めることができ、消費電力を予想することが可能となる。

【 0026】また、大規模な論理回路の場合、マクロセルやRAM、ROMなどの特殊なセルを含むことが多く、これらの入出力端子の変化頻度から消費電力を求めることが可能である。

【 0 0 2 7 】このように、論理ゲートの出力端子に着目し、従来の手作業により求められた消費電力と比較し、充分精度の良い消費電力の予想を行うことが可能である。さらに、本装置においては、これに加え、各論理ゲートの状態にも着目して論理回路の消費電力を予想するようにしている。例えば、図3 に示すようなNANDゲ

ート 26 における入力端子27、28 および出力端子2 9 と、NANDゲート 2 6 を構成するP チャンネルMO SトランジスタP1、P2、NチャンネルMOSトラン ジスタN1、N2の動作との関係は以下の表1のように* *なる。 [0028] 【 表1 】

ノードの状態			MOSのオン・オフ			
2 7	2 8	2 9	P 1	P 2	N 1	N 2
1	1	0	オフ	オフ	オン	オン
1	0	1	オフ	オン	オン	オフ
0	1	1	オン	オフ	オフ	オン
0	0	1	オン	オン	オフ	オフ

【0029】このように、出力端子29の状態は変化し ない場合であっても、入力端子27、28の変化に伴 い、MOSトランジスタP1、P2、N1、N2はオン ・オフを繰り返しており、これらのMOSトランジスタ ※

ここで、Pg(Gn)は、論理回路を構成する論理ゲー トGn の消費電力でありる。f gate,i(ni)は、その 論理ゲート G 。の属する論理ゲートの種類毎、そしてそ の論理ゲートの入出力端子(ノード) i 毎に予め規定さ れた関数である。

【 0031】そして、平均動作周波数n: を変数とし て、その論理ゲートG。の入出力端子全ての合計から予 想消費電力を算出する。L: は、入力端子i に等価的に 接続したと見なされる容量であり、トランジスタの寄生 容量や、出力端子に接続されている負荷容量を表してい る。また、Cgateは、論理ゲートの種類毎に予め求めら れた定常消費電力である。本装置においては、f gate,i およびCgateを回路シミュレータを用いて論理ゲートの 種類毎に規定し、ライブラリとして予め登録することに より、本装置の稼働時間の短縮化を図っている。従っ て、本装置においては、論理ゲートにおいて消費される 電力も勘案された精度の良い消費電力の予想が短時間で 可能となっている。

【0032】以下に本装置の各部の詳細を説明する。

【 0 0 3 3 】 図4 にノード 状態ファイル1 1 の出力の一 部を示してある。このファイル11には、論理シミュレ ータ1において、入力パターン4により変化した各ノー ドの状態が記録されている。すなわち、入力パターン4 によりシミュレートされた各イベント毎に、状態が変化 したノード番号と、その変化した状態が論理シミュレー 50 ST26 において、イベントの番号が終了すべきイベン

※の寄生容量を充放電するために電力は消費される。そこ で、本例の装置においては、消費電力の予測関数を各種 の論理ゲート毎に以下のように設定している。

[0030]

 $P_{g}(G_{n}) = \sum (f_{gate,i}(n_{i}) + L_{i} \times n_{i}) + C_{gate} \cdot \cdot \cdot (1)$ タ1 から出力されている。

> 【0034】図5に、ノード状態ファイル11から、ノ ード 状態の変化の頻度をカウント する変化頻度カウント 部12の処理の流れを示してある。先ず、ステップST 30 21 において、カウントを開始するイベント番号と、カ ウントを終了するイベント番号を設定する。 ノード 状態 ファイル11に記憶されたイベントは、論理シミュレー タ1 に印加される入力パターン4 による論理回路の動作 に対応している。このため、イベント 番号を指定するこ とにより、ノード状態の変化がカウントされる経過時 間、動作時期を指定することができる。すなわち、この ステップST21 において後述する動作周波数が平均化 される時間が設定されるのである。また、幾つかの期間 に区切ってノード 状態の変化をカウントし、必要に応じ て期間毎のカウントを合成処理することにより、平均化 される時間の長さを調整し、静的な消費電力、また動的 な消費電力を予測することが可能である。

【0035】次に、ステップST22において、各ノー ドの最初のイベントにおける状態をセットする。 そし て、ステップST23において次のイベントのノードの 状態を読込、ステップST24 においてステップST2 3 におけるノードの状態と比較する。ノードの状態が異 なる場合は、ステップST25において変化回数をカウ ントし、変化後のノードの状態をセットする。ステップ トの番号か否かを判定し、終了のイベント番号までステップST23からステップST26までを繰り返す。

【 0036】カウントを終了するイベント番号までの処理が終了すると、ステップST27において各ノード毎にカウントされた変化回数と、カウントしたイベントに対応する経過時間を変化頻度出力ファイル13に出力する。

【 0037】図6に、負荷容量抽出部14における処理の流れを示してある。負荷容量抽出部14は、先ず、ステップST31において論理回路に係る配線容量、外部 10端子容量の記憶された容量情報ファイル2を読み込む。次に、ステップST32において、各ノードの接続情報の記憶された接続情報ファイル3を読み込む。そして、ステップST33において、接続情報に基づき各ノードに係る配線容量および端子容量を抽出する。その結果をステップST34において、負荷容量ファイル15に出力する。

【 0038】 図7 に、消費電力予測部1 7 における処理 の流れを示してある。先ず、ステップST41において 変化頻度出力ファイル13を読込、ステップST42に 20 おいて各ノード毎に、ファイル13に出力された変化の 回数と経過時間から平均動作周波数n: へ変換する。次 に、ステップST43において、接続情報ファイル3に 記憶されている論理回路の情報から、その回路を構成す る1 つの論理ゲート G n を設定する。そして、ステップ ST44において、論理ゲートGnの種類より、その論 理ゲート G 。 に対応する(1) 式に示したパラメータf gate, i およびC gateをゲート 情報ライブラリ16 に登録 されたパラメータ群から抽出する。さらに、ステップS T45においては、この論理ゲートG。に属するノード 30 i を接続情報ファイル3から検索し、ステップST42 において変換した平均動作周波数n i および負荷容量フ ァイル15に出力されたそのノードの負荷容量しにを用 いて、(1)式に従って、論理ゲートGnの消費電力P g(Gn)を予測する。この際、論理ゲートGnの種類 によって選択されたパラメータf gate, i およびCgateが 用いられる。従って、個々の論理ゲートGn毎にその状 態に対応した消費電力を求めるために回路シミュレーシ ョンを行う必要はなく、短時間に論理ゲート内部での消 費電力も加味した精度の高い消費電力を予測することが 40 可能である。

【0039】ステップST46において、論理回路を構成している論理ゲートが終了したか否かを判断し、終了していない場合は、次の論理ゲートを設定してステップST43に戻る。論理回路を構成している論理ゲートの全ての消費電力の予測が終了した場合は、ステップST48において各論理ゲート毎に予測された消費電力P。(Gn)を集計し、論理回路の消費電力P。を予測する。そして、ステップST49において、論理回路の消費電力P。および各論理ゲート毎の消費電力P

10

g (G_n)を出力する。

【0040】以上のように、本例の消費電力予測装置 は、論理シミュレータ1においてシミュレートされた論 理回路の接続点の変化の状態を抽出して、平均動作周波 数n: に変換する。一方、各接続点に寄生する負荷容量 も、論理シミュレータ1に用いられる論理回路の情報か ら抽出する。そして、論理回路を構成している論理ゲー トに着目し、その論理ゲートの入出力端子の平均動作周 波数ni およびその負荷容量Li から論理ゲート毎の消 費電力を予測する。この際、その論理ゲートの種類か ら、予め登録されたパラメータを選択し、そのパラメー タとノードとの関係から 論理ゲート 内部にて消費される 電力も付加するようにしている。このため、予測される 消費電力の精度を向上させることが可能である。また、 論理ゲート 内部にて消費される 電力の予測には、ライブ ラリに予め登録されたパラメータを用いているため、予 測に必要な時間も短い。このように、本装置は、ディジ タル化された情報に基づきシミュレーションを行う論理 シミュレータを用いて短時間に精度良く、各ノードの状 態を把握し、消費電力を予測できるのみならず、論理ゲ ート 内部における消費電力の予測も短時間に加味するこ とが可能であり、精度の良い消費電力予想を短時間に行 うことが可能である。

【 0 0 4 1 】 さらに、本装置においては、各論理ゲート 毎に消費電力を出力することができるので、各論理ゲート において消費される電力を検証することが可能である。従って、半導体装置の設計において、論理回路の特性に合わせた最適化を行うことが可能となる。すなわち、各論理ゲートおよびマクロセル毎の消費電力が求められるので、チップ上における各論理ゲート、マクロセルの配置および電源配線の情報を合わせて、各電源配線に流れる電流を求め、エレクトロマイグレーションに対する配線寿命を算出したり、最適な配線幅を計算しチップレイアウトを変えることもできる。また、平均動作周波数を求める経過時間の設定は自由にできるので、各論理ゲートにおいて消費される電力のタイミングの検証も容易である。

【 0 0 4 2 】このため、同じタイミングで消費される電力の大きな論理ゲートには、異なる電源配線から電源を供給して、急激な電圧低下による誤動作を防止することなどの対策をとることも容易となる。さらに、消費電力の大きな論理ゲートの配置を分散させ、半導体基板に発生する熱を分散し、放熱効果を高め、信頼性の高い半導体装置を実現することも可能となる。

【 0 0 4 3 】具体的には、半導体装置の配置データ、レイアウトデータから特定の領域あるいは特定の電源配線に接続された論理ゲート及びマクロセル群を抽出する手段をゆうし、その抽出された論理ゲート及びマクロセル群での予測消費電力値の総和を計算する。次に上記方法50 によって得られた予測消費電力値を、エレクロマクイグ

レーションや発熱量等によってあらかじめ定められた電 源配線幅と許容消費電力との対応テーブルと比較し、予 測消費電力値に適切な電源配線幅を設定し、再度半導体 装置の配置配線レイアウトを行えばよい。また当初、適 当な電源配線幅に固定し、配置配線レイアウトを行い、 次に上記と同様の予測消費電力値を計算し、予測消費電 力と許容消費電力とを比較し、問題のある部分のみ電源 幅を広げて再度、配置配線レイアウトする方法や、論理 ゲート及びマクロセル群の一部を、他の領域あるいは他 の電源配線に接続するなど、セル自体の一部を移動し再 10 度、配置は配線レイアウト することも 可能である。これ らの配置配線レイアウト 方法は既存の自動化されたプロ グラムも利用可能であり、またセルの配置のみあるいは 配線のみを変更して行う等、前回の配置配線レイアウト 時の情報を利用して行うことにより、短時間に繰り返し 再レイアウト することも 可能である。また本発明の方法 を配置配線レイアウトプログラム内に組み込むことによ り 更に自動化も可能である。また、半導体基板の温度上 昇を計算し、その結果を逆に論理シミュレータに返すこ とによって、より高精度の遅延時間を求めることもでき る。このように、本例の装置を用いて消費電力を予測す ることにより、集積度の進んだ半導体装置に見合った、 雷源配線のきめ細かい設計を行うことができ、高密度、 高速で、信頼性の高い半導体装置を実現することが可能 となる。

【 0044】なお、上記においてMOS 論理回路に基づき説明したが、BI -MOS 論理回路など、論理シミュレーションの可能な論理回路の消費電力の予測が可能であることはもちろんである。また、場合によっては、論理シミュレータ自身に本発明の予測装置を組み込むことにより論理シミュレーションと同時に消費電力を予測するようにすることも勿論可能である。

【0045】なお、以上では、各論理ゲート毎の消費電 力の計算方法について説明したが、大規模のゲートから なる論理回路全体をマクロとして定義し、マクロ回路毎 に消費電力を計算することも可能である。また、以上で は、論理ゲートについて説明したが、RAM、ROMあ るいはアナログ回路などをマクロとして定義し、このマ クロ回路について消費電力を定義し、計算することも可 能である。そして、このような場合は、RAM、ROM 40 などのマクロセルの入力変化の頻度だけではなく、特定 の入力端子自体のレベルまたは複数の入力端子の組合せ 等により、マクロセル自体の消費電力を複数設定し用意 しておき、条件によって選択使用することも可能であ る。具体的な例の一つとしては、RAMにおいて、入力 端子としていわゆるCS(チップセレクト)端子がハイ レベルの場合は、RAMの中のセンスアンプ回路に直流 的にも電流が流れ、また、ローレベルの場合は、センス アンプに直流電流が流れない機能を有する場合である。 このようなRAMのマクロセルにおいては、マクロセル 50 12

の消費電力をCS端子のレベルによって可変にすることが有効である。

【 0046】このように、マクロセルの消費電力計算においては、上記のようなケースに対応したマクロセルの消費電力の設定値を複数持ち、マクロセルの入力レベルの監視手段、およびその結果に基づき条件分けして、当初設定した複数の複数の消費電力を選択すれば良い。同様の考え方は、RAMだけに限らず、ROMあるいはアナログ回路のマクロセルにも必要に応じて設定可能であり、また、論理ゲートでの複合ゲートに関しても入力端子の変化回数だけでなく、入力端子のレベル信号に応じて消費電力の設定値を変えることにより、より正確に消費電力を予測することができる。

【 0 0 4 7 】このように本発明では、論理ゲートおよびマクロセルの入力および出力端子の変化回数により容量の充放電電流を予測し、さらに、入力端子のレベル値またはその組合せにより、論理ゲートおよびマクロセルの消費電力設定値を複数設定して使用する応用が可能である。

【 0 0 4 8 】さらに、入力端子の信号の時間的傾き(論理シミュレータではアナログ信号ではなく、遅延時間として扱うことが多い)により、他の消費電力成分を付加し、消費電力予測の制度を上げることも可能である。具体的な例としては、ゲートでの貫通電流成分、すなわち、入力信号が時間的に傾く、つまり、波形が鈍るために、C MOS 回路であっても、信号変化時にP チャンネル、N チャンネルトランジスタが同時に導通することによって流れる電流成分を電力予測に追加反映させることも可能である。この場合は、各端子での遅延時間の関数として、貫通電流値を設定しておき論理シミュレーション時の遅延時間データにより、貫通電流成分を追加して消費電力を予測すれば良い。

【 0049】なお、この貫通電流は信号波形が急峻(論理シミュレータでは遅延時間が小さい場合)であれば無視できるため、遅延時間の一定以上の値の時のみ消費電力予測に加算し、あるいは論理ゲートまたはマクロセルで貫通電流が大きいと想定されるセルのみに貫通電流成分を付加することにより、計算を簡略化することが可能である。

【 0050】また、電力予測をするための論理シミュレータの入力パターンは、本来電力予測をするときと同じ動作状態の入力パターンが必要である。しかし、通常用意される論理シミュレータの入力パターンは、本来の論理ミュレータの目的、すなわち動作を確認するため等の入力パターンが用意されるのであって、絶対時間にしる、内部変化状態にしろ必ずしも消費電力を予測するための最適な入力パターンではないことが多い。しかし、このような場合であっても、単一、または複数の入力パターンによる本発明の電力予測値をさらに重み付けして合成演算したり、あるいは時間軸での補正をかける手段

などを付加することにより、あらためて別途消費電力予測をするための入力パターンを用意しなくても、実際の動作時での入力パターンでの消費電力を予測することが可能である。また、RAMのようなマクロセルでは、入力端子としてアドレス入力があるが、RAMのようなマクロセルでは消費電力の成分のひとつとしてこのアドレス入力の変化頻度に応じて比例する成分が存在する。この場合、すべてのアドレスの変化に対して消費電力を予測する場合は、論理シミュレータですべてのアドレスを変化させることなく、特定の入力パターンにより得られ 10 た予想消費電力値に対して係数をかける等により電力予測する方法も、短時間に予測を行うことに対して有効である。

【 0051】逆に、実際の動作に近い消費電力予測をするための入力パターンを使用することは論理シミュレータを高速に動作させることが困難になる場合もあり、本発明の個別電力予測値をさらに重み付けして合成演算する合成演算手段や、時間軸での補正を行う時間補正手段などを付加することは非常に有効であると言える。

[0052]

【 発明の効果】以上において説明したように、本発明に係る消費電力予測装置は、高速で大規模回路のシミュレーションの可能な論理シミュレータにおける情報を用いて消費電力を予測することができるので、集積度の進んだ高密度の半導体装置上の回路の消費電力を短時間で、精度良く予測することが可能である。また、論理シミュレータと同様のデータを用いて処理を行うことができるので、データの入力に係る手間も少なく、シミュレーションと同時に本装置を稼働させることも可能である。

【 0053】さらに、本装置は、ライブラリ化されたパ 30 ラメータを用いて、各論理ゲート内部において消費される電力も含めて短時間に予測することが可能であり、時間をかけずに予測の精度を高めることができる。また、論理ゲート毎に消費電力を検証することができる。従って、この予測値に基づき電源配線を行い、また、半導体基板上に発生する熱のバランスを取りながらセル配置を

14

行うことにより半導体装置上に構成される論理回路の電源設計、配置設計の最適化を図ることができる。そして、このような最適化された配線、セル配置などを有する半導体装置により高密度、高速で信頼性の高い半導体装置を実現することが可能となる。

【図面の簡単な説明】

【 図1 】本発明に係る消費電力予測装置の構成を示す説明図である。

【図2】本発明に係る消費電力の予測処理をインバータに基づき説明する説明図である。

【 図3 】 本発明に係る消費電力の予測処理をNANDゲート に基づき 説明する説明図である。

【 図4 】 ノード 状態ファイルの出力の一部を示す説明図である。

【 図5 】変化頻度カウント部の処理の流れを示す流れ図である。

【図6】負荷容量抽出部の処理の流れを示す流れ図である

【図7】消費電力予測部の処理の流れを示す流れ図である。

【符号の説明】

1 ・・・ 論理シミュレータ

2・・・ 容量情報ファイル

3 ・・・ 接続情報ファイル

4 ・・・ 入力パターンファイル

10・・・ 消費電力予測装置

11・・・ ノード 状態ファイル

12・・・ 変化頻度カウント部

13・・・ 変化頻度出力ファイル

14・・・ 負荷容量抽出部

15・・・ 負荷容量ファイル


16・・・ ゲート 情報ライブラリ

17・・・ 消費電力予測部


18・・・ 論理ゲート毎の消費電力出力

19・・・ 論理回路の消費電力出力


【図2】




【図1】




【図3】




【 図4 】



【図5】



【図6】



【図7】

